|
|
|
 |
 |
| 키워드 : |
|
|
| 소개글 |
논리회로 설계- 디코더, 인코더에 대해서 |
| 요약 |
1. 개 요
○ 가산기 설계를 통한 전반적인 Modelsim, Xilinx ISE 사용법 실습
○ TEST bench, simulation 방법 이해
2. 문 제
(1) 3*8 Decoder
-Behavioral modeling
library ieee;
use ieee.std_logic_1164.all;
entity decoder is
port (x : in std_logic_vector(2 downto 0);
d : out std_logic_vector(7 downto 0));
end decoder;
architecture behavioral of decoder is
begin
process (x)
begin
case x is
when "000" => d <= "10000000" ;
when "001" => d <= "01000000" ;
when "010" => d <= "00100000" ;
when "011" => d <= "00010000" ;
when "100" => d <= "00001000" ;
when "101" => d <= "00000100" ;
when "110" => d <= "00000010" ;
when others => d <= "00000001" ;
end case;
end process;
end behavioral;
-Data flow modeling
library ieee;
use ieee.std_logic_1164.all;
entity decoder_dataflow is
port( x: in std_logic_vector(2 downto 0);
d: out std_logic_vector(7 downto 0):="00000000");
end decoder_dataflow;
architecture dataf |
 |
|
|
 |
|
위 정보및 게시물 내용의 진실성에 대하여 보증하지 아니하며, 해당 정보 및 게시물 저작권과 기타 법적 책임은 자료 등록자에게 있습니다.
위 정보및 게시물 내용의 불법적 이용, 무단전재및 배포는 금지되어 있습니다.
저작권침해, 명예훼손 등 분쟁요소 발견시 하단의 저작권 침해신고를 이용해 주시기 바랍니다. |
|
공지사항이 없습니다.
논리회로 설계- 디코더, 인코더에 대해서
파일명
대표이사 : 정현준