|
|
|
 |
 [디지털시스템] VHDL을 이용하여 ALU[Arithmetic log |
 |
|
|
|
|
 |
|
 |
 |
| 키워드 : |
|
|
| 소개글 |
[디지털시스템] VHDL을 이용하여 ALU[Arithmetic logic unit]을 설계 |
| 요약 |
1. Background
- 산술논리 연산장치 ALU는 중앙처리장치의 일부로서 컴퓨터 명령어 내에 있는 연산자들에 대해 연산과 논리동작을 담당한다. 일반적으로 ALU는 입력된 연산자와, 현재 더해지고 있는 연산자, 누산기에 저장된 결과, 그리고 시프트된 결과들을 저장하기 위한 공간을 가지고 있으며, ALU내의 비트의 흐름과, 그 안에서 수행된 연산들은 게이트 회로에 의해 통제되는데, 게이트 회로는 다시 각 연산코드에 대해 특별한 알고리즘이나 순서를 사용하는 순차 논리장치에 의해 통제 된다.
2. ALU Function Table
<><>
<><0 0 0 0 0 0 0 0><0 0 0 0 0 0 0 0><0 0 0 0 0 0 0 0><0 0 0 0 1 1 1 1><0 0 1 1 0 0 1 1><0 1 0 1 0 1 0 1><>
<><><><><><><><><><><>
<><0 0 0 0><0 0 0 0><1 1 1 1><0 0 1 1><0 1 0 1><0 0 0 0><>
<><><><><><><><><><><>
<><0 0 1 1><0 1 0 1><0 0 0 0><0 0 > |
위 정보및 게시물 내용의 진실성에 대하여 보증하지 아니하며, 해당 정보 및 게시물 저작권과 기타 법적 책임은 자료 등록자에게 있습니다.
위 정보및 게시물 내용의 불법적 이용, 무단전재및 배포는 금지되어 있습니다.
저작권침해, 명예훼손 등 분쟁요소 발견시 하단의 저작권 침해신고를 이용해 주시기 바랍니다. |
|
공지사항이 없습니다.
파일명
대표이사 : 정현준